cpu算力

起源

偶尔翻到一篇知乎，对各种跑分来了兴致
2020.12.1 刚刚11代intel、AMD Zen3、苹果M1都已经过去一阵，NVIDA的3系列显卡和RadeonRX显卡热火朝天。
我也来凑凑热闹，看看各个厂商最强旗舰都是啥来头。

背景

据木头龙所说，现在cpu构架设计很稳定一直是在20年前P6/K7基础上，对模块的细节进行扩展和优化，根据面积（价格）、性能、功耗限制来缝缝补补。单说x86的话，从第一代的8086发布以来，提升单核性能很难，方法几乎都用过了，但除了提高频率以外，其它方法都有其适用范围和限制。

多核心多线程， 流水线，指令并发，新指令集（AVX512）

另辟蹊径的新架构设计，如Intel的安腾、Netburst和AMD的推土机，都失败了。GPU算一个成功的计算机架构，但这里不展开讨论。

如今苹果移动低功耗M1比桌面X86平台部分表现更好，主要依靠台积电5nm 先进的制程，超宽架构（arm精简定长指令集天生优势，但是晶体管是Zen2的2倍左右），操作系统封闭带来的优势。
田忌赛马小故事：AMD4800U(Zen2)的单线程频率高30%，性能落后20%。即使是7nm导致15W的功耗，能靠8核心+SMT超越M1。

频率和制程的性能影响：

1. 晶体管看作小电容。
2. 执行特定代码，工作晶体管比例Ka是CPU构架决定的，功率和频率、工作电压的平方成正比。
3. 频率高了，需要电压高才能稳定运行。假设u=f*K
4. 则功耗和频率三次方成比例。
5. P = Ka * Kf * Kf * f

制程可以明显改变k,也就是 功率 和 K 制程优势的平方成正比.

今天半导体工艺，即便是遇到工艺困难停滞下来五六年的Intel也是14nm，晶体管密度达到37.5 MT/mm²，也就是说边长1cm的正方形晶片，100 mm²面积也可以容纳下37.5亿晶体管。更别说一些服务器CPU、GPU高达600-700 mm²面积的巨型晶片，或者采用了7nm/5nm工艺晶体管密度更高的晶片了。这么多的晶体管，哪怕单次翻转功耗再低，例如低至0.01 pJ(1 pJ=1e-12焦耳，曾经看到过文章说5nm工艺的一般在0.5-1 pJ之间，与工作电压有关，仅作参考)，以1 GHz的频率翻转，也就是一秒翻转10亿次，100 mm²的14nm晶片功耗也高达37500W。

详细信息

Geekbranch

标签：mm,晶片,功耗,制程,晶体管,频率,算力,cpu
来源： https://blog.csdn.net/qq_27215587/article/details/110688630