verilog中状态机的三种编码方式的比较（二进制码、独热码、格雷码）

最近做了一个小项目，是关于状态机中三种编码方式的比较，总结了一下三种编码方式的不同，可以会在以后IC笔试面试过程中用到，简单记录一下三种编码方式的优缺点。

三种编码方式如下图所示：其中独热码只有一位为1；格雷码每次只有一位变化；二进制码每次加1

独热码：
特征：每次只有一位为1
优点：因为每次只有一位为1，减少了编码的复杂度，一定程度上提高了系统的速度。
缺点：因为每次只有一位为1，需要的触发器多，在一定程度上增大了电路发生毛刺、亚稳态的概率

格雷码：
特征：每次只有一位变化
优点：因为每次只有一位变化，需要的触发器少，电路发生毛刺、亚稳态的概率小
缺点：因为每次只有一位变化，编码方式复杂

二进制码：
特征：每次加1
优点：因为每次加1，编码方式简单
缺点：因为每次加1，触发器反转次数多，也容易出现亚稳态的状况。

总结：在FPGA中当状态较少时（状态数4-24），使用独热码效果较好（；当状态较多时(>24),使用格雷码较好（状态多，使用触发器少的、毛刺少的！稳定！！）

标签：触发器,二进制码,每次,一位,状态机,独热码,编码方式
来源： https://blog.csdn.net/weixin_42279450/article/details/123595994