首页 > TAG信息列表 > addend1
FPGA学习-1，ModelSim 仿真
参考 https://blog.csdn.net/xy_z_H/article/details/124825179 补充 1、用到的两个文件（手敲一遍） BCD.v module BCD(A,B , Sum, Cout); input [3:0]A , B; output [3:0]Sum; output Cout; wire [4:0]Temp; assign Temp =A + B; assign {Cout , Sum} = (Temp > 9)?Temp