首页 > TAG信息列表 > VL26
【FPGA学习笔记】VL26 含有无关项的序列检测
描述 请编写一个序列检测模块，检测输入信号a是否满足011XXX110序列（长度为9位数据，前三位是011，后三位是110，中间三位不做要求），当信号满足该序列，给出指示信号match。 程序的接口信号图如下： 程序的功能时序图如下： 请使用Verilog HDL实现以上功能，并编写testbench验证模块的功能。【FPGA学习笔记】VL26 含有无关项的序列检测
描述 请编写一个序列检测模块，检测输入信号a是否满足011XXX110序列（长度为9位数据，前三位是011，后三位是110，中间三位不做要求），当信号满足该序列，给出指示信号match。 程序的接口信号图如下： 程序的功能时序图如下： 请使用Verilog HDL实现以上功能，并编写testbench验证模块的功能。