首页 > TAG信息列表 > PLLCLK
【STM32】浅析STM32时钟树
基于STM32F429 四个源sources HSI：高速内部时钟 HSE：高速外部时钟 LSI：低速内部时钟 LSE：低速外部时钟 源的衍生generation MainPLL：源自HSI/2或HSE的倍频 PLLCLK：(主)锁相环时钟，源自MainPLL SDSP28377s系统时钟配置注意事项
DSP28377s系统时钟配置注意事项 问题一脸嫣然的向我们走来。。。 近日，一个兄弟在配置基于28377s芯片的主控系统时钟时，遇到点困难。 具体是这样的，原来的主控板使用的是20MHz外部晶振，为取200MHz系统时钟，倍频设为20，分频设为2，这样sysclock = 20MHz * 20 / 2，正好200MHz。具体调用TI公司单片机stm32之时钟树以及修改系统时钟频率
前言：在学51的时候我们知道单片机想要工作必须要有时钟，在stm32中，外部时钟源不是必须的，因为内部就有时钟源，因此我们需要了解stm32的时钟树以方便以后我们设置自己所需要的时钟频率 时钟树 解读 1.首先我们找到最重要的系统时钟： 他的最高频率为168MHZ，他可以由