首页 > TAG信息列表 > 不积跬步

1：做事的心态

1：不好高骛远 2：不急功近利 3：每天坚持做一件事情  持之以恒 4：结硬寨打呆仗 5：做持续的奋斗者 6：不要想一劳永逸的事情 7：不揠苗助长  公道自然成 8：每天复盘 9：多沉淀自己  厚积薄发 10：积小胜为大胜 11：不积跬步无以至千里 不积小流 无以至江海

不积跬步无以至千里（三）

【58左旋转字符串】 [链接]https://leetcode-cn.com/problems/zuo-xuan-zhuan-zi-fu-chuan-lcof/ char* reverseLeftWords(char* s, int n){ int i = 0; if(s[0]=='\0'|| n<=0) return s; i = strlen(s); //统计s长度 char *s1 =malloc(sizeof(char)*(i+1));

（16）verilog 条件编译（FPGA不积跬步101）

名言：不为失败找借口！ 1 什么是条件编译？ 一般情况下，Verilog HDL源程序中所有的行都将参加编译。调试中希望只对一部分内容指定编译的条件，这就是“条件编译”。 2 为什么要使用条件编译？ 在FPGA设计中，可能有的模块是不使用的，但某时候可能需要使用。这种情况下，就可以发挥条件编译的

（13）ISE14.7bit文件生成mcs文件（FPGA不积跬步101）

1 什么是bit文件？ bit文件就是FPGA设计的最终文件，用于配置FPGA的配置比特流。 2 什么是MCS文件？ 将bit文件转为MCS文件，然后下载MCS文件到ROM中。在ISE14.7下生成BIT文件，可通过IMPACT对FPGA进行配制， bit文件是配制到FPGA内部RAM的，掉电就没有了， 如果需要固化到片外FLASH里面（下载到F

（10）ISE约束文件UCF与Vivado 约束文件XDC（FPGA不积跬步101）

名言：内心驱动自己做正确的事情，心流控制你的行为。 1 引言 笔者最近做一个项目使用FPGA芯片为Xilinx spartan6，开发软件是ISE14.7。之前开发使用的芯片为Xilinx 7系列FPGA，有A7、K7、V7、Z7、K7U+等，开发软件使用vivado。现在使用ISE14.7开发还是有点不习惯，这里主要说明一下ISE约束

开启我的博客人生

从今天开始要学会记录和分享   积土成山，风雨兴焉；积水成渊，蛟龙生焉；积善成德，而神明自得，圣心备焉.故不积跬步，无以至千里；不积小流，无以成江海. 骐骥一跃，不能十步；驽马十驾，功在不舍.锲而舍之，朽木不折；锲而不舍，金石可镂.蚓无爪牙之利，筋骨之强，上食埃土，下饮黄泉，用心一也。 　　　　　　　　

不积跬步之怎么升级react生命周期到16.4以后

为什么要升级你的代码？ 这一次生命周期的升级非常重要，由于react官方即将发布的异步渲染机制,也就是React Fiber是什么.造成原来只会调用一次的生命周期会有可能多次调用。甚至是调用到一半然后作废重新调用。所以在原来的reader之前的生命周期都不在安全。如果你在render之