数字电子技术——Verilog

• Verilog 概述
• Verilog基本的语法规则
• Verilog 运算符
• 门级建模
• 行为级建模

Verilog 概述

HDL类似于高级程序设计语言,是一-种以文本形式来描述数字系统硬件电路的结构和行为的语言,用它可以表示逻辑电路、逻辑表达式,还可以表示更复杂的数字逻辑系统所完成的

Verilog基本的语法规则

Verilog 运算符

门级建模

行为级建模

标签：语法,数字,电子,建模,运算符,Verilog,门级
来源： https://blog.csdn.net/weixin_44581918/article/details/113799096