基于时间交错混频器频率扫描的毫米级传感器节点的142nW语音和声学活动检测芯片

声传感是用于环境智能评估的最广泛的传感方式之一。特别是，超低功耗(ULP)始终开机语音活动检测(VAD)作为一种支持loT平台的技术，正受到越来越多的关注。在许多实际应用中，感兴趣的声学事件很少发生。因此，系统功耗通常由始终开启的声唤醒探测器控制，而系统的其余部分大部分时间是电源门控的。以前的声唤醒探测器[1]仅消耗12nW，但不能处理语音信号(高达4kHz带宽)或处理非平稳事件，而这些是VAD的基本品质。之前的VAD IC[2.31显示了可靠的性能，但消耗了大量的功率(>20uW)，并且缺乏模拟前端(AFE)，这进一步增加了功率。最近的模拟域特征提取-baseo VADs[4,5]也报道了μw级功耗，其简单的决策树[4]或基于固定神经网络的方法[5]限制了对各种声事件目标的广泛应用。总之，到目前为止，还没有关于sub-μw的VAD的报道，这阻碍了VAD用于mm级传感器节点的使用。

这项工作展示了一个针对VAD和非语音活动监测的，142nW的可编程的、基于神经网络的声传感系统。研究人员使用一种基于时间交织的结构，从而扫描以及把4KHz带宽的信号下转换到500Hz的通频带，减少了4倍的放大器、ADC和DSP的能量。神经网络处理器使用的是短期高速计算，使得在低频/低压下的静态能量最小化，这让数字域的能量减少了12倍。
如下图所示，该结构有两条信号链。一个常开的ULP链，一个被ULP链唤醒的12μw的高性能(HP)链。HP链有一个全4KHz的AFE，并且和ULP链共用数字后端。除了VAD，该系统还具有一种听不见的声信号监测模式，可以实现远程静音唤醒系统。

减少AFE和DSP的能耗的方法分别是降低带宽和采样率。信号通过麦克风后，被一个全４KHz的低噪声放大器(LNA）放大。此时，混频器通过二进制离散余弦变换(DCT)序列进行切换，立即将所需特性的频率降为<500Hz的可编程中频(IF)。数字二进制序列发生器支持任意DCT频率用于混频器开关控制:例如，使用128 pt DCT可将4kHz频带分成31.25Hz的频率单元，并通过扫频DCT频率(F，，…F32)。依次提取32波段的能量含量。Fo)。在神经网络训练中为每个目标事件选择32个波段。中频下转换信号进一步放大和500Hz带宽低通滤波(通过PGA)，并以1kS/s数字化。最后，利用数字中频混频器将信号下变频成直流电，并对特征功率进行了测量。每个特征的DCT长度为16ms (128-pt DCT带有8kHz二进制混合)，32个特征提取需要512ms帧。基于混频器的结构降低了混频器后AFE和DSP的带宽、采样率和时钟频率;这样，特征提取的功耗从225nW(模拟)降低到60nW。将IF设为~250Hz以避免PGA 1/f噪声，而用图像混叠信号训练的神经网络则可以缓解非正交混叠的图像混叠问题。

图17.2.2给出了带有ULP和HP链的AFE的电路图。每个链由LNA、PGA、ADC驱动器和ADC组成。这两条链共用一个MEMS麦克风和电荷泵。为了提高灵敏度，使用了三级Dickson pump将麦克风偏压在10V。麦克风通过控制ULP CH EN和HP CH EN在两组链条之间进行切换，这两组链条均水平移动到10V。由于移平耦合电容器在不频繁的模式切换之间可能会发生泄漏，因此我们会定期对其进行充电。电容反馈和伪电阻直流伺服回路用于ULP LNA (18dB增益)。为了提高噪声效率，LNA OTA采用了基于逆变器的级联码放大器。其共模反馈由两个回路组成。耦合电容提供快速回路响应，DDA输出设置直流电压。辅助放大器(Auxamp)在直流伺服回路移位共模电压高动态范围。此外，由于二极管连接的性质，Aux-amp衰减大LNA输出，降低伪电阻所看到的最大振幅，减少其振幅依赖性漂移。混频器由由DCT序列发生器切换的传输门组成。不像LNA OTA。PGA OTA仅使用PMOS输入对实现最大输出范围。通过调谐cap Gp，增益可在4.5和31.2dB之间调节，C设置500Hz BW为ULP模式。ADC驱动程序后面是8b SAR ADC。HP模块与ULP模块相似，除了它们是针对低噪声和全4kHz带宽进行缩放。我们在过渡期间临时打开快速稳定开关，从而使ULP-HP过渡时间最小化。这有助于快速设置共模电压(100ms vs。6 s,测量)

图17.2.3(顶部)描述了数字后端架构。始终on模块使用厚氧化物I/0器件来抑制泄漏，而电源门控模块(NN处理器、FIFO和音频压缩机(6))使用标准器件设计。NN处理器使用16kB自定义超低保留泄漏SRAM进行4位权值存储，其ISA包括矩阵向量乘法、非线性激活、FFT、条件分支、元素向量运算和最小/最大/平均。在ULP模式下，当序列特征提取完成后(每512ms一次)，处理器以相对较高的频率时钟(700kHz，图17.2.3,bot right)进行sprint，然后通过power-gates来最小化泄漏功率，从而降低12倍的功率(sprint/sleep ratio为0.008)。在HP模式下，处理器计算一个完整的(非顺序的)FFT和一个更大的神经网络，无需负载循环，以更高的功耗(14pW)为代价提高延迟(32ms)或命中率。二进制混频器序列发生器(图17.2.3，左bot)可针对不同的DCT尺寸、特征频率分辨率和特征数量进行编程。由于基于混频器的架构，数字处理以1kHz运行(而非8kHz的Nyquist速率)，特征提取功率降低了41%。

该系统还具有听不清的声音特征检测，以实现无声的远程系统唤醒(图17.2.4)。二进制混合序列被替换为一个最大长度序列(MLS)生成的签名1 khz可编程LFSR传入唤醒siąnal之间的相关性和当地通过ULP混合器和PGA的执行序列。为了使唤醒和局部序列同步，我们采用了一种时间漂移同步方案，利用两者之间有意的频率不匹配，使它们周期性地自然时间同步。这种听不清(-10dB信噪比)的特征检测只消耗66nW，最坏情况延迟4s。

该芯片采用180nm CMOS制作，集成了MEMS麦克风(图17.2.7)。ULP和HP链放大器消耗31nW和370nW，输入噪声分别为16uVrms和9.1uVrms。图17.2.5(左上角)显示了测量的基于混频器的扫频工作和输入参考噪声频谱。图17.2.5 (bot左)显示了测量的ULP链功率击穿用于VAD评估，来自LibriSpeech数据集的语音与来自NOISEX-92数据集的babble噪声混合。图17.2.6将系统与之前的工作进行比较。该系统在信噪比为10dB、含噪噪声的情况下，达到91.5%/90%的语音/非语音命中率(电测，图17.2.5右上)在ULP模式下，使用尺寸为32-32-16-2的神经网络编程时，命中率提高了7.5%，功耗降低了7倍。与现有的技术不同，我们也报道了声学VAD测试结果，在声室测量，显示出>83%/85%的语音/非语音命中率，信号水平降至50dBA SPL(图17.2.5)。

标签：142nW,HP,ULP,VAD,17.2,语音,混频器,节点
来源： https://blog.csdn.net/BerryNard/article/details/112059213