时序约束基本知识

• set_clock_transition 设定时钟边沿转换的时间
• set_clock_uncertainty 设定时钟的偏移和抖动
• set_input_delay
• set_output_delay 设定外部IO delay，一般以0.6倍时钟周期为宜。
• set_max_delay 设定从外部IO进入，经过设计内组合逻辑直接输出(feedthrough path)的delay。

主要是set_max_delay有一种所谓特殊场景，其实也不能算什么特殊，主要见这篇博文。
https://www.elecfans.com/d/735018.html

标签：设定,set,clock,max,基本知识,约束,delay,时序,时钟
来源： https://www.cnblogs.com/aliothx/p/16262325.html