1 概述

组合逻辑电路功能：任意时刻的输出仅取决于该时刻的输入
组合逻辑电路结构：不含记忆（存储）元件

2 组合逻辑电路的分析方法

3 组合逻辑电路的设计方法

抽象、写出逻辑表达式、选用小规模SSI（小规模集成电路）器件、化简、画出逻辑图

4 若干常用组合逻辑电路

补充：74HC138器件

4.1 编码器

4.1.1 普通编码器

4.1.2 优先编码器

4.1.3 二-十进制优先编码器

4.2 译码器

4.2.1 二进制译码器

4.2.2 二-十进制译码器

4.2.3 显示译码器

4.3 数据选择器

4.3.1 二选一数据选择器

4.3.2 “双四选一”——74HC153

4.4 加法器

4.4.1 1位加法器

4.4.1.1 半加器

4.4.1.2 全加器

4.4.2 多位加法器

4.4.2.1 串行进位加法器

4.4.2.2 超前进位加法器

详细可参考：数字电路基础知识(四) 加法器-半加器、全加器与超前进位加法器

4.5 数值比较器

4.5.1 1位数值比较器

4.5.2 多位数值比较器

5 层次化和模块化的设计方法

层次化：自顶向下、自底向上
模块化：将经过设计和验证的逻辑电路封装模块，反复使用

6 可编程逻辑器件

数字集成电路主要分为两类：通用型General ICs 和 专用型Application-Specific ICs
可编程逻辑器件PLD（Programmable Logic Device）：按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的

（Field Programmable Logic Array General Erase Complex Device）

最早的PLD：PROM
FPLA现场可编程逻辑阵列
PAL可编程逻辑阵列
GAL通用阵列逻辑
EPLD可擦除的可编程逻辑器件
CPLD复杂的可编程逻辑器件
FPGA现场可编程门阵列

7 硬件描述语言

8 用可编程通用模块设计组合逻辑电路

9 组合逻辑电路中的竞争-冒险现象

消除 竞争-冒险 现象的方法：

• 接入滤波电容：尖峰脉冲很窄，用很小的电容就可将尖峰削弱。
• 引入选通脉冲：取选通脉冲作用时间，在电路达到稳定之后，P的高电平期的输出信号不会出现尖峰。
• 修改逻辑设计。

更多详见：组合、时序逻辑电路中的竞争—冒险现象

标签：4.4,逻辑,数字,组合,器件,加法器,可编程,逻辑电路
来源： https://blog.csdn.net/weixin_40641471/article/details/122820898