VCS常用编译选项

VCS编译选项

-full64	在64bit模式下编译、仿真，用于64位操作系统
-j8	指定编译器可以并行编译的进程数为8
-timescale=1ns/1ps	指定仿真时间和精度
+libext+.v+.V+.sv+.svh	识别.v、.sv、.svh等多种格式文件
-sverilog	支持system verilog 编译
-f xxx.lisf	指定包含所有设计文件列表的文件名
-top test	设置顶层模块为test。（指包含DUT和TB的top？）
-l  xx.log	编译log输出到指定的文件xx.log
+define+XX_MACRO	定义一个宏变量XX_MACRO，可作用到dut或tb文件中。也可以具体给这个宏定义一个具体的值：+define+XX_MACRO = 9
+incdir+/xx/xx/	指定 `include指令使用的包含文件的目录，可以指定多个
-M	使能增量编译，即编译时只对修改的文件进行重新编译
-R	编译完成后立即执行simv命令进行仿真；（一般还是先编译，再仿真；方便debug和调试）
+memcbk	使能多维数组变量的回调。为了可以查看多维数组变量的波形（vcs默认是不能查看多维数组或memory型变量）
+warn=none	忽略所有warning，不予显示
+warn=all	显示所有warning

生成波形文件：

把数组型数据生成到波形文件中：

标签：选项,文件,仿真,+.,指定,编译,xx,VCS
来源： https://blog.csdn.net/qq_40571921/article/details/122159598