（六）【数电】（门电路）CMOS集成门电路
作者：互联网
文章目录
A CMOS集成门电路A.a COMS反相器电路及其特性
CMOS反相器由两个增强型MOS场效应管组成,其中一个为N沟道结构,另一个为P沟道结构。 电路正常工作的电源条件是电源电压VDD必须大于两个管子的开启电压的绝对值之和： V D D > ( V T N + ∣ V T P ∣ ) V_{DD}>(V_{TN}+|V_{TP}|) VDD>(VTN+∣VTP∣)。
保护环：防止一个管子破坏，影响其他管子。
当TP的
V
G
S
P
<
0
V_{GSP} < 0
VGSP<0 时TP的SD(源漏极)导, 反之则截止。
当TN的
V
G
S
N
>
0
V_{GSN} > 0
VGSN>0时TN的DS (漏源极)导通,反之则截止。
H:高电平；L:低电平。
电压、电流传输特性：
电流传输特性： AB、CD：截止内阻高，漏极电路
i
D
i_D
iD几乎为0。BC:同时导通，
V
i
=
1
/
2
V
D
D
Vi=1/2V_{DD}
Vi=1/2VDD，
I
D
I_D
ID最大，不应长 时间工作在此段。
CMOS反向器的输入噪声容限：
当输入电压
V
i
V_i
Vi偏离正常的低电平而升高时，输出的高电平并不立刻改变。同样，当输入电压
V
i
V_i
Vi偏离 正常的高电平而降低时，输出的低电平也不会立刻改变。因此，在保证输出高、低电平基本不变的条件下，允许输入信号的高、低电平有一个波动范围，这个范围称为输入端的噪声容限。
在
c
m
o
s
cmos
cmos门电路中，当负载为另外的门电路时，规定
V
O
H
(
m
i
n
)
=
V
D
D
−
0.1
V
,
V
O
L
(
m
a
x
)
=
V
S
S
+
0.1
V
,
V_{OH(min)}=V_{DD}-0.1V,V_{OL(max)}=V_{SS}+0.1V,
VOH(min)=VDD−0.1V,VOL(max)=VSS+0.1V,
V
S
S
V_{SS}
VSS表示N沟道MOS管的源级点位。
测试结果表明，在输出高低电平变化不大于10%
V
D
D
V_{DD}
VDD 时，输入信号高低电平允许的变化量大于30%
V
D
D
V_{DD}
VDD。
因此得到
V
N
H
=
V
N
L
=
30
V_{NH}=V_{NL} =30%VDD
VNH=VNL=30。由此可见，CMOS电路的噪声容限大小和
V
D
D
V_{DD}
VDD有关,
V
D
D
V_{DD}
VDD越高，噪声容限越大。
结论：可以通过提高
V
D
D
V_{DD}
VDD来提高噪声容限
A.b CMOS反相器的静态输入特性和输出特性
A.b.a 输入特性
1、为了保护栅极和沟道之间的二氧化 硅绝缘层不被击穿，CMOS输入端都 加有保护电路
2、
0
<
=
v
i
<
=
v
d
d
0<=v_i<=v_{dd}
0<=vi<=vdd输入保护电路不起 作用。
3、
v
i
>
v
d
d
+
v
d
f
v_i>v_{dd}+v_{df}
vi>vdd+vdf D1导通 ，将
T
1
T_1
T1和
T
2
T_2
T2的
V
G
V_G
VG钳位在
v
d
d
+
v
d
f
v_{dd}+v_{df}
vdd+vdf,保证加在C2上的电压不超过
V
d
d
+
V
d
f
V_{dd}+V_{df}
Vdd+Vdf，而当vi< 0.7V，D2导通，Vg钳位在-0.7V， C1上的电压也不会超过vdd+vdf
4、D1、D2反向击穿电流和正向导通电 流过大，会损坏保护电
A.b.b 输出特性
1 低电平输出特性
当
V
I
V_I
VI为高电平，即
V
I
=
V
I
H
=
V
D
D
V_I=V_{IH}=V_{DD}
VI=VIH=VDD时，
T
N
T_N
TN导通、
T
P
T_P
TP截止，
V
O
V_O
VO为低电平，即
V
O
=
V
O
L
V_O=V_{OL}
VO=VOL 。这时负载 电流
i
O
L
i_{OL}
iOL从
V
D
D
V_{DD}
VDD经负载
R
L
R_L
RL 流入
T
2
T_2
T2。输出电平随
I
O
L
I_{OL}
IOL 增加而提高。
因为这时的
V
O
L
V_{OL}
VOL就是
V
D
S
2
V_{DS2}
VDS2,
I
O
L
I_{OL}
IOL就是
i
D
2
i_{D2}
iD2,所以
V
O
L
V_{OL}
VOL与
I
O
L
I_{OL}
IOL 的关系曲线就是
T
2
T_2
T2的漏级特性曲线。由于
T
2
T_2
T2的导通内阻与
V
G
S
2
V_{GS2}
VGS2的大小有关，
V
G
S
2
V_{GS2}
VGS2越大导通内阻就越小，所 以统一的
I
O
L
I_{OL}
IOL值，
V
D
D
V_{DD}
VDD越高，
T
2
T_2
T2导通时的
V
G
S
2
V_{GS2}
VGS2越大，
V
O
L
V_{OL}
VOL也越低。
2 高电平输出特性
当
V
I
V_I
VI为低电平，即
V
I
=
V
I
L
=
0
V
V_I=V_{IL}=0V
VI=VIL=0V时，
T
N
T_N
TN截止、
T
P
T_P
TP导通，
V
O
V_O
VO为高电平，即
V
O
=
V
O
H
V_O=V_{OH}
VO=VOH ，电 流
i
O
i_O
iO从
V
D
D
V_{DD}
VDD经
T
P
T_P
TP流出，供给负载
R
L
R_L
RL，由于这时负载电流
I
O
H
I_{OH}
IOH是从门电路的输出端流 出的，与规定的负载电流正方向相反，在图显示的输出特性曲线上是负值。由图 可以看出，
V
O
H
V_{OH}
VOH的数值等于
V
D
D
V_{DD}
VDD减去
T
1
T_1
T1管的导通压降，随着负载电流的增加，
T
1
T_1
T1的 导通压降加大，
V
O
H
下
降
。
因
为
M
O
S
管
的
导
通
压
降
与
V_{OH}下降。因为MOS管的导通压降与
VOH下降。因为MOS管的导通压降与V_{GS}$大小有关，所以在同样的
I
O
H
I_{OH}
IOH值下
V
D
D
V_{DD}
VDD越高，则
T
1
T_1
T1导通时
V
G
S
1
V_{GS1}
VGS1越负，它的导通内阻越小，
V
O
H
V_{OH}
VOH也就下降得越少
A.c 其他典型CMOS集成门电路
A.b.a CMOS与非门
X:任意电平；0：低电平；1：高电平
二输入端CMOS与非门电路由两个串 联的 N沟道管和两个并接的P沟道管组成
两个电阻并联，比最小的还小，两个电阻串联，比最大还大。所以
R
O
F
F
R_{OFF}
ROFF与
R
X
R_{X}
RX并联大小相比于
R
O
N
与
R
X
R_{ON}与R_{X}
RON与RX并联大的多，即分压大，所以F输出高电平
R
O
N
R_{ON}
RON与
R
O
N
R_{ON}
RON串联大小相比于
R
O
F
F
与
R
O
F
F
R_{OFF}与R_{OFF}
ROFF与ROFF并联小的多，即分压小，所以F输出低电平
- 由以上可得AB有一个是低电平，输出高电平；AB有一个是高电平，输出低电平。
A.b.b CMOS或非门
二输入端CMOS或非门电路由两个串 联的P沟道管和两个并接的N沟道管组成
上述电路的缺陷：
随着输入信号的增多，P管越串越多，N管越并越多。并联部分（大阻值）阻值越来越小；串联部分（小阻值）阻值越来越大。这造成输出端高低电平对比不再明显。
改进：
A.b.c 漏极开路的门电路（OD门）
为了满足输出电平的变换，输出大负载电流，以及实现“线与”功能，将CMOS门电路的输 出级做成漏极开路的形式，称为漏极开路输出的门电路，简称OD（Open－Drain Output）门, 在使用OD门时，一定要将输出端通过电阻（叫做上拉电阻）接到电源上，如图所示.
- 可将输出并联使用，实现线与或用作电平转换、吸收大负载电流。
- 使用时允许外接
R
L
，
V
′
D
D
R_L，V′_{DD}
RL，V′DD (
V
′
D
D
V′_{DD}
V′DD可以不等于
V
D
D
V_{DD}
VDD）。
A.b.d MOS传输门和双向模拟开关
CMOS传输门特点：
- 当C接低电平， C ‾ \overline{C} C为高电平，传送门断开（ T N T_N TN要正的开启电压才能导通； T P T_P TP要负的开启电压才能导通）
- 当C接高电平， C ‾ \overline{C} C接低电平时，或者 T P T_P TP导通，或者 T N T_N TN导通，或者二者同时导通，传输门导通。
- 当传输门导通时，当一管导通电阻减小，则另一管导通电阻就增加，由于两管并联运行，可近似认为开关的导通电阻近似为一个常数，约几百欧姆，后接运放等输入阻抗较大的器件时可忽略不计。
- 由于二管为对称结构，所以源漏极可互换（源极，漏极既可以当输入信号，也可以当输出信号。）
TG： transmission gate
AB同时为1时输出也为0
A.b.e 三态输出门
三态门有三种状态,如下图所示的三态门,当使能端EN=1时,整个门相当于一个与非门;但当EN=0时,此门处于高阻状态,输入与输出之间的通路断开,输入数据不对输出造成影响。
A.c CMOS集成门电路的特点
图片来源：《数字电子技术基础》 国防科技大学
标签：数电,DD,门电路,导通,低电平,VDD,CMOS 来源： https://blog.51cto.com/u_15278213/2931760