首页 > TAG信息列表 > cpu1
关于缓存一致性协议、MESI、StoreBuffer、InvalidateQueue、内存屏障、Lock指令和JMM的那点事
前言 事情是这样的，一位读者看了我的一篇文章，不认同我文章里面的观点，于是有了下面的交流。 可能是我发的那个狗头的表情，让这位读者认为我不尊重他。于是，这位读者一气之下把我删掉了，在删好友之前，还叫我回家种田。 说实话，你说我菜我是承认的，但你要我回家种田，我不理解。为什么要回双核AMP
AMP:多核处理器运行方式。 通信：两个CPU之间的通信 ARM+DSP 或者ARM+FPGA FPGA就可以起到硬件加速功能 ZYNQ也算异构多核，尽管两个C9处理器完全相同，但是因为有FPGA，所以整体上可以说是异构多核的 以ZYNQ为例。 DDR3内存时两个CPU共用的 ，注意分配时不能工作知识点杂记
1、ZYNQ双核试验注意点： 加-DUSE_AMP=1、 lscript.ld文件中更改cpu1的ddr地址、 在fsbl中main.c中增加StartCpu1()代码用于启动CPU1，并添加CPU1STARTMEM启动地址。 实际使用DDR为两个512MB的，共1GB大小。 DDR总地址0x00000000~0x3FFFFFFF（） CPU0使用DDR：0x00100000~0x3CF00000 CPU1使用ZYNQ7020双核AMP（linux+裸机）方案
ZYNQ7020双核AMP（linux+裸机）方案 1.前言2.开发环境3.程序设计目标4.裸机双核AMP4.1 ZYNQ启动流程4.2 FSBL程序说明4.3 裸机双核AMP程序4.3.1 CPU0程序4.3.2 CPU1程序4.3.3 CPU1程序 5.linux+裸机双核AMP5.1 Linux单核运行5.2 FSBL修改5.3 linux+裸机双核AMP程序5.3.1 CPU1线程安全性之可见性、缓存一致性（MESI）以及伪共享问题分析
可见性问题 可见性是什么：线程A变量对线程B不可见，例如数据库脏读。 1.代码示例 static boolean flag = false; static int num = 0; public static void main(String[] args) throws InterruptedException { new Thread(()->{ //里面无触发活到底什么是内存可见性？
我们都知道，volatile保证了内存可见性和禁止指令重排，但是对于内存可见性这一条，我一直没有完全弄明白，今天咱们一起看一下，这个可见性，到底是如何可见，数据到底是如何可见的。 首先我们要达成一个共识：单核CPU由于同一时刻只会有一个线程执行，而每个线程执行的时候操作的都是同一个CP屏障、释放一致性及原子操作
示例 屏障 释放一致性 原子操作 示例 在上面的例子中，memory_0是CPU0私有的数据存储区，memory_1是CPU1私有的数据存储区，而memory_01是两者共享的数据存储区。在这样一个多核系统中，如何保证CPU0和CPU1对memory_01的正确访问呢？比如，CPU0写入一批数据到memory_01中，然后CPU1取出这批Sword 内存屏障-Store Buffer
Store Buffer 当cpu需要的数据在其他cpu的cache内时，需要请求，并且等待响应，这显然是一个同步行为，优化的方案也很明显，采用异步。 思路大概是在cpu和cache之间加一个store buffer，cpu可以先将数据写到store buffer，同时给其他cpu发送消息， 然后继续做其它事情，等到收到其它cpu发过cpp并发内存模型（一）
理解了 c++ concurrency in action 5.3.4 小节的内容：Release sequences and synchronizes-with后，对C++ consistency model本质的理解非常有好处. 另外读过lamport 的经典论文Time, Clocks, and the Ordering of Events in a Distributed System对理解 C++ memory order 也很Volatile
volatile解决的问题: 解决了程序的可见性禁止了指令的重排序 可见性的原因 为了解决cpu每次读取都是从主内存中读取数据 cpu进行了一次优化 增加了高速缓存(可以理解成redis 只是维度不同) 但是这也直接的导致了 缓存不一致的问题 解决高速缓存的方案 增加了缓存锁和总线锁