首页 > TAG信息列表 > PCLK
《摄像头 —— MCLK、VSYNC、HSYNC、PCLK》
MCLK： MCLK是指芯片的主时钟，由BB提供，是CCM sensor的时钟源，MCLK由sensor处理后变成传输数据所需要的PCLK，PCLK指pixel采样的时钟。 PCLK：有些方案给他起名字叫：DotCLK。是像素点同步时钟信号。也就是每个PCLK对应一个像素点。 VSYNC：是场同步信号。以高电平有效为例，VSYNC置高直到被ARM系统时钟（S3C2440）
S3C2440有三种时钟：FCLK HCLK PCLK FCLK: CPU HCLK :内存芯片，网卡等 PCLK :UART，定时器等 设置这三种时钟的方式：晶振通过PLL，达到一个很高的频率FCLK ，然后将FCLK 分频,以达到想要的HCLK PCLK; 下图是S3C2440CPU，系统刚上电时cpu运行的频率FCLK等于晶振OSC的频率,通过PLL设置，FCLK