台积电技术研究处黄汉森、李连忠Small Structures：层状二维半导体于未来晶体管之应用

半导体芯片之微缩一直遵循摩尔定律推进, 然而传统之三维硅材料渐渐面临物理极限, 主要是由于硅通道的维缩不容易维持均匀的厚度, 而且表面的不饱和键化学键大幅降低载子之迁移率, 目前芯片制造商正尝试用闸极全环的方法将硅材料延伸应用至3或2纳米技术节点以下, 接下来的繼续微缩仍须面对通道厚度接近1纳米的要求, 因此致力于新材料例如二维单分子层半导体的开发才能延续芯片技术进展。

台湾积体电路制造公司(台积电)技术研究处黄汉森及李连忠博士研究组, 针对层状二维半导体晶体管应用在未来高端芯片之愿景及目前所需克服的挑战, 特別是针对如何选择合适的材料, 提出了产业的观点。

本文主要作者苏圣凯博士等人针对如何选择二维材料这个议题提出了看法：利用二维材料两个重要的材料参数:载子迁移率及载子有效质量, 来估算不同二维单分子层半导体在未来技术节点将使用的7 nm短通道晶体管中可以驱动的最大电流, 总结提出了数种有潜力的二维单分子层半导体, 并针对每一种材料的发展, 做了简短的评论, 希望与学界一同来验证这些材料的应用可能性。主要结论总结如下:

1. 由于短通道需要非常高的闸控, 要求材料厚度必须接近1纳米, 才能够应用在未来高端芯片, 因此只能考虑二维材料单分子层, 双层以上的材料无法因应未来闸控的要求。

2. 做为n通道比较适合的材料有 WS₂,InSe, SnSe及PtSe₂; 做为p通道的材料较为局限, 包含 WS₂, WSe₂,SnS 及 SnSe。

3. 对于最大驱动电流的估计, 主要的变数来自于理论估算载子迁移率的不确定性, 因此期待理论学家能发展出有效考虑电荷散射(scattering) 的模型, 以提供更精确的载子迁移率。

作者们相信, 新材料的研究对于未来延续芯片技术进展至关重要, 产业界期待与学界包括材料学家,物理学家, 化学家及电子工程学家共同努力, 为高阶芯片之进一步突破做出贡献。

论文信息：

Layered Semiconducting 2D Materials for Future Transistor Applications

Sheng-Kai Su, Chih-Piao Chuu, Ming-Yang Li, Chao-Ching Cheng, H.-S. Philip Wong*, Lain-Jong Li*

Small Structures

DOI: 10.1002/sstr.202000103

标签：载子,芯片,处黄,材料,迁移率,二维,单分子层,Small,Structures
来源： https://blog.51cto.com/u_15127594/2738397