其他分享
首页 > 其他分享> > 面向人工智能的芯片IP核设计

面向人工智能的芯片IP核设计

作者:互联网

图片


深度学习算法和神经网络处理的最新创新正在激发对人工智能芯片的新技术需求。面向视觉、语音、情境感知、一般数据模式识别等的深度学习功能正在添加到各个市场上的SoC中。Synopsys DesignWare IP可满足手机、 物联网、数据中心、汽车、数字家庭和其他市场的AI芯片对专业处理能力、高带宽内存吞吐量和可靠高性能连接性 的需求。新思科技公司经流片验证的IP核产品组合可满足各个市场上多种多样的处理、内存、连接和 安全性要求。


图片


整合深度学习功能时,芯片设计人员会遇到专门处理、内存架构、 数据连接性以及安全性等方面的特定要求,需要专门的处理来管 理面向机器学习任务和深度学习任务的大量、多变的计算强度。为 了支持新的、复杂的人工智能模型,内存性能成为一项关键设计考 虑因素。容量和带宽是训练时的主要关注点,而推理优化会产生不 规则的内存访问挑战。传感器(例如用于视觉的CMOS图像传感器) 之间的实时数据连接以及深度学习加速器成为关键组件。通过尽量减少处理器与内存之间的数据移动,可以降低功耗,这是 通过采用关键电源管理功能以及利用先进的FinFET技术进行设计而得以实现的。


专门处理

新思科技提供一系列嵌入式处理器,能够高效执行AI应用的各种工作负载。这包括用于标量、矢量和神经网络处理的IP和工具。ARC® EV处理器集成了针对嵌入式视觉应用而优化的异构计算 元件,其中包括卷积神经网络(CNN)。ARC HS和EM处理器把RISC 和DSP处理功能结合到一起,可以在性能、功率和面积之间实现最 佳平衡。ARC的可扩展指令集架构能够让用户添加他们自己的指令 或硬件,以便加速AI算法,并且能够将内存与处理器外设紧密耦合起来,以便减少系统瓶颈。对于受益于高度并行性及专用数据路径元素的自定义AI工作负载,新思科技的ASIP Designer工具可以实 现自定义处理器和硬件加速器开发的自动化。


内存性能

新思科技提供了多种内存IP核解决方案,以支持针对不同AI内存约束(带宽、容量、缓存一致性)的高效架构。最新的DDR IP解决了数据 中心AI 芯片的容量需求。HBM2 IP解决了带宽瓶颈问题,同时提供 了优化的每位内存访问片外皮焦(pJ,即picojoules)。CCIX IP核支持高速缓存一致性,具有面向AI异构计算的虚拟化内存功能,并且能 够减少AI应用中的延迟。各种嵌入式内存编译器能够支持高密度、 低泄漏、高性能的片上SRAM选项(其中包括TCAM)和多端口内存。


实时数据连接

新思科技提供了与CMOS图像传感器、麦克风和运动传感器之 间可靠的连接,可用于包括视觉、自然语言理解和情景感知在内 的各种AI应用。采用先进FinFET工艺技术的接口IP核产品组合能够 降低功耗,并支持一系列广泛使用的标准规范,例如MIPI、USB/ DisplayPort、HDMI、PCI Express、面向加速器的高速缓存一致性互 连(CCIX)、以太网等等。


图片
安全性

随着AI广泛运用于计算中,在系统各个层面也都开始需 要高级别的安全性。安全性是AI流程中一个不可或缺的部 分。对AI系统、其数据以及通信的保护对于用户的安全和隐私至关重要,对于保护企业投资也不可或缺。DesignWare 安全IP产品组合包含具有信任根(Root of Trust)的tRoot硬件安 全模块,可以作为一个或多个主机处理器的帮助在可信执行环境(TEE)中提供多种安全性功能,其中包括安全标识和身份验证、安 全启动、安全更新、安全调试和密钥管理。


DesignWare安全协议加 速器是多个高度集成的嵌入式安全解决方案,具有高效的加密和 身份验证功能,可提供更高的性能、易用性和高级安全功能,例如 服务质量、虚拟化和安全命令处理。它们用于保护AI模型并支持与 云端或其他设备之间的安全通信。高性能AESXTS内核能够保护运 行时内存的静态数据(data-at-rest)。


图片

要想设计出一套性能突出的芯片架构,需要采用各种工具、 设计专业知识和基准测试专业知识来改进功耗、性能和成本。设 计人员需要各种创新方法学来加速其设计过程和芯片的成功。


图片图片图片

为了培育设计实现,设计人员需要各种先进的仿真和原型设计解 决方案,例如新思科技公司提供的此类解决方案,以支持早期软件 开发、性能验证以及 -- 最重要的是 -- 架构优化。这些工具正在AI中 得到日益频繁的采用,其原因也是由于设计的不成熟性和复杂性。要想轻松、快速地应对不同AI图进行基准测试,需要具备相关的专 业技能和成熟的工具链。


手工编写这些图形用于基准测试活动可 能是一项艰巨的任务,但要想了解芯片设计是否能够提供所需价值,这也是一项必不可少的任务。依靠DeisgnWare ARC EV等处 理器(它们具有多种工具对这些图形进行有效、快速的基准测试), 可以加快系统设计满足要求。



图片






温馨提示:

请搜索“AI_Architect”或“扫码”关注公众号实时掌握深度技术分享,点击“阅读原文”获取更多原创技术干货。

图片


标签:人工智能,IP,新思,AI,内存,芯片,设计
来源: https://blog.51cto.com/u_15127547/2701440