PCIE解析笔记- 5.4 Physical Layer - Gen6的物理层

gen-6引入了PAM4，在一个UI内有4个电平。Gen5之前都是NRZ方式，只有2个bit

同样32G UI，一个UI表示两个bit，再不改变nyquist 频率的情况下，实现速率翻倍。

缺点：SNR下降

为了减少干扰，采用格雷码，每次只改变一个bit。00/01/10/11

PAM-4采用后，10-12BER已经无法实现，需要引入FEC机制。

缺点：增加了冗余bit。

网络：100nS latency

PCIe：目标是几nS级别的latency

不加FEC，由于高误码率不断重发TLP包，加了FEC减少了TLP重发的几率。权衡，采用轻量级的FEC。

为了提高带宽利用率，减少部分Frame Token

标签：latency,Layer,TLP,5.4,FEC,10,Gen6,UI,bit
来源： https://blog.csdn.net/f2157120/article/details/106959541