全志_功能引脚配置

  \lichee\tools\pack\chips\sun8iw5p1\configs\vstar\sys_config.fex      

;---------------------------------------------------------------------------------------------------------————————
; port configuration:
; port_name = port:GPIO<mux><pull up/down><driver level><default value>
; mux: GPIO function configuration, 0-input, 1-output, 2+: special funciton for modules
; pull up/down: 1-pull up, 2-pull down
; driver level: 0,1,2,3. 2 is recommended
; default value(默认值): default output value when this IO is configured as an output IO

 

;uart_debug_tx = port:PF02<3><1><default><default>
;uart_debug_rx = port:PF04<3><1><default><default>

 

;---------------------------------------------------------------------------------------------------------————————

        Port:端口+组内序号<功能分配><内部电阻状态><驱动能力><输出电平状态>   功能分配(PA15):     　　　　　　　　　　 输出为1，输入为0，  参考手册        

 内部电阻状态(PA15):   

 

　　　　　　　　　　  默认0：禁用        1：上拉    2：下拉

 

 

驱动能力(指输出的电流大小，等级越高，电流越大):

 

 　　　　　　　　　 　默认为0   ，1， 2，3，四级

 

 

输出电平状态:

　　　　　　　　　　  当功能选择输出时，1表示输出高电平, 0表示输出低电平，只有当PIN配置成输出时生效。

 

 

 

 

 

 

标签：输出,pull,配置,全志,up,引脚,output,port,down
来源： https://www.cnblogs.com/panda-w/p/10965737.html