FPGA使用DCDC设计内核供电

使用DCDC电路，在提供更大输出电流的同时，可以提高电源转换电路效率，更加节能。

在设计时，可以使用NCP1529型专用DCDC降压器来设计该转换电路。

NCP1529输入电压范围为2.7V~5.5V，输出电压范围为0.9V~3.9V，可持续稳定的输出高达1A的电流。应对FPGA的内核功耗绰绰有余。

其输出电压可通过反馈电阻R1和R2不同的阻值组合来设置。

输出电压 V_out= V_FB × (1+R1/R2) 其中V_FB为反馈电压，固定为0.6V，为了实现低功耗和低噪声，要求R2的阻值大小在100K到600K之间（具体为啥暂时不清楚）。

当我们希望输出电压为1.2V时，只需选择R1和R2阻值相同即可。

下图所式为AC620开发板上使用的1.2V电源电路，该电路使用NCP1529实现从3.3V电源到1.2V电源的转换，R23和R25为反馈电阻，设置两者阻值均为100K，即可实现稳定的1.2V输出。

为了实现电源和实际FPGA供电管脚之间的隔离，1.2V输出端还使用了一颗功率磁珠，当调试硬件需要将1.2V从FPGA管脚上断开时，只需拆掉FB4即可，这种设计思路在硬件设计中非常的常见。

标签：输出,FPGA,1.2,R2,阻值,内核,电压,DCDC
来源： https://www.cnblogs.com/rongchengjinhua/p/16165707.html