其他分享
首页 > 其他分享> > 33 同步时序电路的设计方法1

33 同步时序电路的设计方法1

作者:互联网

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 tpd为什么变大 不是只经过一个ff吗 增大的参考基准应该以clk的下降沿吧:都是以clk0为基准的,后边会不断叠加,所以位数越多,延时越长

 

 减法:为0翻转

 

 

 

 

 

 

 

 全译码

红色是你改成6进制产生的无效台 绿色是人家本身制造的时候用十六进制改出来的十进制产生的无效台

 

标签:十六进制,同步,clk,33,无效,ff,基准,clk0,时序电路
来源: https://www.cnblogs.com/dengziqi/p/15370710.html