硬件架构的艺术——第一章:亚稳态世界(未完)
作者:互联网
目录
目标:了解亚稳态的问题,明白它是如何被量化的,以及最大程度减少它的危害
1、亚稳态产生的原因:
数据传输过程中,数据违反了寄存器的建立时间和保持时间,使得输出介于两个有效状态状态的中间状态,且无法确定停留在中间状态的时间或者需要一定的延迟才能稳定。
同步电路中,输入总是满足寄存器的建立时间和保持时间,通常是异步电路中,数据和时钟的关系不确定。所以可能会产生亚稳态现象。
如图:异步电路传输过程中,违反了建立时间和保持时间,可能产生的亚稳态现象
2、亚稳态产生的后果表现:
在亚稳态状态下,输出在高低电平下波动,产生延迟输出的现象。如图表现为:稳定输出超过了规定的时钟到输出的延迟时间
标签:异步,触发器,架构,第一章,电路,时间,亚稳态,时钟 来源: https://blog.csdn.net/qq_42250376/article/details/120105769