计算机组成原理复习资料
作者：互联网
简答
cache命中率
(总访问次数-未命中次数)/总访问次数
cache替换策略
FIFO、LRU、随机法
中断执行过程
1.单重：
取指令，执行指令。如果产生中断，进入中断周期，中断响应，程序断点进栈，关中断，向量地址->PC；进入中断服务程序，保护现场，设备服务，恢复现场，开中断，中断返回。
2.多重
取指令，执行指令。如果产生中断，进入中断周期，中断响应，程序断点进栈，关中断，向量地址->PC；进入中断服务程序，保护现场，开中断，设备服务，恢复现场，中断返回。
总线查询方式
1.集中式
链式查询：BG到达的接口如果有总线请求，BG信号就不再往下传。离总线控制部件最近的设备具有最高的优先级
计数器定时查询：在总线未被使用的情况下，总线控制部件中的计数器开始计数，通过设备地址线向各设备发出一组地址信号。某个请求占用总线的设备地址与计数值一致时获得总线使用权。
独立请求方式：每台设备都有一对总线请求线和总线同意线。设备要求使用总线时，发出请求信号。总线控制部件根据排队电路确定响应次序
2.分布式
指令流水相关
1.结构相关：当指令在重叠执行过程中，不同指令争用同一功能部件产生资源冲突时产生的
2.数据相关：流水线中的各条指令因重叠操作，可能改变对操作数的读写访问顺序，从而导致数据相关冲突（写后读，读后写，写后写）
3.控制相关：主要由转移指令引起的。可用加快和提前形成条件码等方法解决
DMA访问方式
周期挪用：每当I/O设备发出DMA请求时，I/O设备便挪用或窃取总线占用权一个或几个主存周期
停止CPU访问主存：由DMA接口向CPU发一个停止信号，要求CPU放弃地址线、数据线和有关控制线的使用权
DMA与CPU交替访问：CPU的一次访存操作分成两个部分，C1专供CPU访存，C2专供DMA访存，总线在两端时间里可以转换控制权，不需要进行申请
CPU的功能
CPU具有控制程序的顺序执行（指令控制）、产生完成每条指令所需的控制命令（操作控制）、对各种操作加以时间上的控制（时间控制）、对数据进行算术运算和逻辑运算（数据加工）以及处理中断等功能
DRAM刷新方式
集中刷新：在规定的一个刷新周期内，对全部存储单元集中一段时间逐行进行刷新。
分散刷新：对每行存储单元的刷新分散到每个存储周期内完成
异步刷新：在规定时间内对每一行进行刷新，对于每行以2ms为刷新周期
三种周期及关系
指令周期：CPU每取出并执行一条指令所需的全部时间
机器周期：在同步控制的机器中，执行指令周期中一步相对完整的操作（指令步）所需时间，通常安排机器周期长度等于主存周期
时钟周期：计算机主时钟的周期时间，它是计算机运行时最基本的时序单位，对应完成一个微操作所需时间，通常时钟周期等于计算机主频的倒数。
指令周期通常用若干个机器周期表示，而机器周期又包含若干个时钟周期。
四体存储器流水
低位交叉：
存取周期+（字数-1）×总线传输周期
高位交叉：
字数×存取周期
带宽：
存储字长*字数/时间
微指令编码方式
直接编码方式：每一位代表一个微操作命令
字段直接编码方式：将操作控制字段分成若干段，将一组互斥的命令放在一个字段内
字段间接编码方式：一个字段的某些微命令还需要另一个字段的某些微命令来解释
混合编码：直接编码和字段编码混合使用
其他：常数字段
大题
Cache
cache和主存地址长度
默认为字节地址，若访存地址为字地址，则为字地址
字块内地址
字地址+字内字节地址
组地址
cache内块数/路数
直接映射
主存字块标记 Cache字块地址 字块内地址
全相联映射
主存字块标记 字块内地址
组相联映射
主存字块地址 组地址 子块内地址
cache的系统效率
cache存取周期/平均访问时间
cache速度提高倍数
没cache访问时间（主存访问时间）/平均访问时间
存储器扩充
系统程序区：ROM
先位并联，再字串联
（1）确定每个芯片的地址范围
（2）选择芯片
（3）分配地址线（片选）
（4）画图（地址线：A，数据线：D，读写线：R/W非，片选线：CS非）
浮点数加减法
（1）判0
x,y非0，可以运算
（2）对阶
写出补码表示
如：
0.1101×2的01次方
00,01;00.1101
(-0.1010)×2的11次方
00,11;11.0110
阶差的补码：00,01-00,11=00,01+11,01=11,10
阶差为-n，x小
x尾数右移n位，阶码+n
阶差为n，y小
y尾数左移n位，阶码-n
（3）尾数求和
00.1101+11.0110=11.1001
（4）规格化
尾数为00.0xxxxx或11.1xxxxx时左规n位，阶码-n
尾数为01.xxxxxx或10.xxxxxx时右规n位，阶码+n
（5）舍入
0舍1入或恒置1
（6）判溢
控制器
ADD
取址
PC->Bus->MAR PC,MAR
M(MAR)->MDR MAR,R/W=R,MDR
MDR->Bus->IR MDR,IR
(PC)+1->PC +1
执行
(XR)+Ad(IR)->EAR XR,Ad(IR),+,EAR
EAR->Bus->MAR EAR,MAR
M(MAR)->MDR MAR,R/W=R,MDR
MDR->Bus->X MDR,X
(ACC)+(X)->LATCH ACC,X,K=+,LATCH
LATCH->Bus->ACC LATCH,ACC
STA
取址
PC->Bus->MAR PC,MAR
M(MAR)->MDR MAR,R/W=R,MDR
MDR->Bus->IR MDR,IR
(PC)+1->PC +1
执行
(PC)+Ad(IR)->EAR PC,Ad(IR),+,EAR
EAR->Bus->MAR EAR,MAR
ACC->Bus->MDR ACC,MDR
MDR->M(MAR) MDR,MAR,R/W=W
IEE754
IEEE 754标准转换过程如下：
第1位是数符s s=1表示负数 s=0表示正数；第2-9位为阶码E（双精度为2-12位）；第10-32位为尾数M （双精度为13-64位）
例如：0.0625
0.0001
1.0*2^-4
-4+127=123=64+32+16+8+2+1=1111011
0011 1101 1000 0000 0000 0000 0000 0000
3D800000
选择填空
汉明码校验
2的k次方>=n+k+1 求k,n为代码位数
存储器分类
掩模 ROM ( MROM )
PROM (一次性编程)
EPROM (多次性编程 )
EEPROM (多次性编程 )
标签：MAR,计算机,总线,复习资料,PC,地址,MDR,原理,周期 来源： https://blog.csdn.net/cure_myself/article/details/118480843