FPGA系统性学习笔记连载_Day2-3开发流程篇之ISE 14.7

FPGA系统性学习笔记连载_Day2-3开发流程篇之ISE 14.7

连载《叁芯智能fpga设计与研发-第2-3天》 【工程建立、verilog代码编写、分析综合、仿真、程序下载、程序固化】之 ISE 14.7

原创作者：紫枫术河 转载请联系群主授权，否则追究责任

这篇文章记录《xilinx SPARTAN-6 》 系列的基本开发流程（我用的是ISE 14.7）

一、建立工程

1、打开ISE的新建工程向导

2、选择工程存放位置为isepri目录，名字为and_gate2_1

3、选择Spartan6系列的XC6SLX9芯片，封装为TQG144，仿真工具选择Isim，语言选择verilog，VHDL的语法标准选择2000版本，93版本比较老

4、点击下一步

标签：14.7,连载,FPGA,Day2,verilog,ISE
来源： https://blog.csdn.net/qq_40310273/article/details/115337690