其他分享
首页 > 其他分享> > Candence Virtuoso进行基本的电路设计

Candence Virtuoso进行基本的电路设计

作者:互联网

这篇博客记录一下virtuoso中进行CMOS反相器静态寄存器的电路设计以及功能仿真,适合入门。还做了版图设计,但是自己对原理不是不清楚,在此就不记录了。

virtuoso电路设计环境基本教学

一、反相器

1.1 基本电路

不赘述,静态CMOS反相器由一个NMOS管和一个PMOS管构成,其基本的电路图如下图所示。
在这里插入图片描述

1.2 电路设计(virtuoso基本使用)

首先这个软件怎么下载就不说了,因为我们使用的是正版的软件,所以我也没自己下载过。

1.2.1 创建库和单元

这个简陋的界面就是它的主界面。小身板,大学问。
在这里插入图片描述
打开File -> New -> Library建立一个库,
在这里插入图片描述
然后输入库的名字,后侧选择Attach to an existing technology library,因为我这里有一个smic的元件库,然后点击ok进入基本库的选择界面。这里我直接选择smic13mmrf_1233
在这里插入图片描述
在这里插入图片描述
点击OK,成功了之后在刚才那个略微简陋的主界面会显示如下信息:

INFO (TECH-180011): Design library 'test' successfully attached to technology library 'smic13mmrf_1233'.

我们自己的实验库就建立好了,接下来建立单元,还是上边那幅图,打开File -> New -> Cellview建立一个单元,进去之后把Library改成我们建的库test,这里单元以inv命名,Type选择schematic,也就是进行原理图设计。
在这里插入图片描述
好,至此就进入了软件电路设计环境的主界面:
在这里插入图片描述

1.2.2 进行电路设计

首先在这说一下我们接下来用到的快捷键(很多都可以在功能栏找),方便设计,但是注意版图设计中快捷键大多都不一样

快捷键 功能
c 复制
i 添加实例instance
p 添加引脚pin
w 添加导线wire
Esc 退出当前功能(用的最多)
鼠标滚轮 上下移动
Ctrl+鼠标滚轮 放大缩小
Shift+鼠标滚轮 左右移动

首先添加一个PMOS和一个NMOS
快捷键 i 添加实例,点击Browse,从smic库中选取元件n12和p12,直接在Cell栏下方的输入框搜索即可,选择symbol,然后会出现它的参数设置,还可以旋转等。
在这里插入图片描述
这里采用默认的设置,然后这个时候把鼠标移到后面的黑色画板上,就可以看到NMOS了,把它放置在左数第261583217个格点上,上数2578312个格点上(),PMOS的添加方式同理。
在这里插入图片描述
添加完之后就是这样了,如果你对反相器尺寸有要求,可以调整。
在这里插入图片描述
为什么我的这么好看,因为点这个可以让所画器件处于屏幕最佳位置。
在这里插入图片描述
然后添加引脚
快捷键p,这里输入引脚名称为IN,Direction为Input,再放置在你喜欢的位置。OUT引脚同理(Direction为output咯)
在这里插入图片描述

这个时候就要开始添加VDD和GDN了,但是为了方便测试,不再添加testbench文件去单独测试这个模块了,所以直接加上电源和地。

添加电源和地
二者都在实例中,选择analogLib库,搜索vdd和gnd单元加到画板上。
在这里插入图片描述
添加完之后的图
在这里插入图片描述
最后一步:连线
w快捷键,点一下然后拉线,再点一下可以设置拐弯点…(自己练!)
连线完成图:
在这里插入图片描述

1.3 电路功能仿真

首先我们给VDD和GND之间设置一个直流电压,注意电压不能过大,因为.13um的器件1.2v就完全可以了,如果你加了5v可能会把MOS击穿(没错,就是我干出来的事)。
添加vdc单元,还是在analogLib库中找,然后给输入IN添加一个vdc,用于直流分析,采用VTC来检查反相器功能。
在这里插入图片描述
电源和地间的vdc给定一个直流1.2v,单击V1,在屏幕左下角Property EditorDC Voltage输入1.2,回车即可。成功添加你会发现在V1旁边会出现一个vdc=1.2v的标识。
然后打开模拟设计环境,左上角的Launch -> ADE L,打开之后是这个界面:
在这里插入图片描述
然后首先添加输出,工具栏Outputs -> Setup进入Selected Output界面,然后点击From Schematic从原理图中选取输出点,这里选择IN和OUT作为输出。
在这里插入图片描述
可以看到要输出的是二者的电压:
在这里插入图片描述
然后选中两个点击ok,回到模拟设计环境界面点击Choose Analysis,也就是下图最左侧的蓝色标出的图标,dc -> Component Parameter(Sweep Variable) -> Select Componet这个时候从原理图中选中V1,也就是给输入端加的直流电压vdc,然后选择其dc一栏。在Sweep Range -> Start-Stop中设定开始为0,结束为1.2。点击ok。
在这里插入图片描述
然后点击Netlist and Run
在这里插入图片描述
大功告成(如果出错,回主界面查看错误信息,自行百度)
在这里插入图片描述

二、静态寄存器

2.1 基本电路

本实验设计的寄存器采用多路开关构成的主从型正沿触发寄存器,其电路图如下。多路开关采用传输们实现,当时钟处于低电平时(CLK=0),T1导通T2关断,输入D被采样到节点QM上。在此期间,T3和T4分别是关断和导通,交叉耦合的反相器(I5,I6)保持从锁存器的状态。当时钟上升为高电平时,主级停止采样输入并进入维持状态。T1关断T2导通,交叉耦合的反相器I2和I3保持QM状态。同时,T3导通T4关断,QM被复制到输出Q上。
在这里插入图片描述

2.2 电路设计

其实就是复杂了一些,操作上和反相器类似,我列出静态寄存器主要是仿真阶段有所不同。所以这一步骤略过,只给出最后的电路图。
注意图的中间位置有一个QM,这个引脚的Direction是InOutPort,这个引脚是仿真需要。
在这里插入图片描述

2.3 电路仿真

2.3.1 基本功能

首先先来测试一下这个寄存器的基本功能。
电路的时钟信号采用Vpulse(analogLib库)给出周期为20ns,脉冲宽度10ns的脉冲电压信号;输入D端也采用脉冲信号,周期为80ns,脉冲宽度40ns。
仿真输出为CLK,D、QM、Q,采用瞬态分析,瞬态分析的设置就非常简单了,比如我们要仿真100ns,就设置如下:
在这里插入图片描述
然后Netlist and Run,得到一个根本看不清哪是哪的波形图。
在这里插入图片描述
只需要点住CLK往上拉,直到看到一个横着的黄色虚线,这个时候CLK就被单独放在一个区域了,把四个输出分开,效果如下。
在这里插入图片描述
时钟下降沿,QM进行采样,上升沿复制到Q端,可以看到符合寄存器的基本功能。

2.3.2 测试建立时间

建立时间是输入数据D在时钟上升沿之前必须有效的时间,以保证QM采样正确,实验通过不断缩小D输入从0->1的变化与CLK上升沿之间的间隔。这个也可以用脉冲信号,给定脉冲宽度为9.9ns的脉冲信号(周期为19.8ns),这样D输入端的上升沿据CLK上升沿间距为100ps。以此类推,缩小粒度,直到找到QM不能成功采样的点。
我只给出经过多次实验得到的两个临界值。从而得出建立时间大致为60ps。
脉冲宽度9.94ns:
在这里插入图片描述
脉冲宽度9.941ns:
在这里插入图片描述

2.3.3 测试保持时间

保持时间采用同样的方式进行测量,只不过是从右边靠近时钟,比如从10.1ns一直靠近10ns,经过测试,保持时间为0。即D端给定10ns脉冲宽度的脉冲信号时,当时钟上升沿来临时,QM不会采样到D的变化。

2.3.4 测试clock to Q

采用实验最开始的配置,输入D端周期为80ns,脉冲宽度40ns。然后从CLK边沿的50%的点处计算到Q输出边沿的50%的点处。C-Q分为 tcq(hl)t_{c-q(hl)}tc−q(hl)​ 和 tcq(lh)t_{c-q(lh)}tc−q(lh)​ 。

标签:1.2,Candence,Virtuoso,添加,反相器,2.3,电路设计,QM
来源: https://blog.csdn.net/wch0lalala/article/details/106674719