解构CPU--组合逻辑、时序逻辑

一、组合逻辑

真值表

积之和范式

布尔代数

卡诺图

tPD、tCD

二、时序逻辑

D Latch （电平触发）

D Flip-Flop（上升沿）

FSM（Moore and Mealy Machines）

Metastability

Synchronizers

MTBF

标签：逻辑,组合,布尔代数,Synchronizers,时序,解构,CPU
来源： https://blog.csdn.net/day3_01/article/details/102754880