晶振相关知识及其布线规范
作者：互联网
若想查看无源晶振和有源晶振的布线规则，请直接跳至第4、5节
1、晶体单元的特性取决于切割工艺，主要有三种：
3.1、音叉型（Turning Fork）：频率主要是KHz级，比如32.768KHz；
3.2、AT-Cut型：频率主要是MHz，比如12MHz、26MHz、125MHz；
3.3、SAW型：频率为百MHz、甚至GHz。
2、晶体振荡单元（无源晶振）电路的评估：频率匹配、振荡裕度、激励功率
为了获得稳定的振荡，通常情况下石英晶体单元与振荡电路的匹配十分重要。若电路结构与晶体单元的匹配中存在问题，就会产生频率不够稳定、停止起振或振荡不稳定等问题。石英晶体单元与微机一起使用时，需要评估振荡电路。确认石英晶体单元与振荡电路的匹配之际，至少要对振荡频率（频率匹配）、振荡裕度（负阻抗）和激励功率的三项进行评估。
2.1、频率匹配的评估
无源晶振具有固定的负载电容CL，为防止频偏，需要保证起振电容(Cg||Cd)+Cs = CL；
Cs为板子上的杂散电容，一般取2~3pF；
若该款无源晶振的负载电容CL为15pF，取Cs为3pF，那么需要配置的起振电容Cg = Cd = 24pF。
2.2、振荡裕度（负阻抗）的评估
测出负阻抗的值，当负阻抗达到3~5倍以上的等效电阻后，则该晶振电路的振荡裕度满足需求。负阻抗为RN，其测试方法如下图所示。逐渐增大r，直到晶振电路不起振。若此时|-RN| / Re ＞ 3~5倍，则该晶振电路的振荡裕度满足需求。若振荡裕度不满足需求，则可要求晶振供应商提供等效电阻Re较小的无源晶振。
2.3、激励功率的评估
激励功率指石英晶体单元振荡时所消耗的电力。通常，激励功率最好控制在石英晶体单元的规格参数内。激励功率过大时将引起振荡频率的变动、稳定度下降、等效电路参数变化或频率失真等现象。激励功率偏高还可能导致反复出现异常振荡、引发故障的恶果。
激励功率为：P = I*I*Re
这里的 I 是流过石英晶体单元的电流， Re 是石英晶体单元带负载时的等效电阻。 如果激励功率超过了规格参数，就需要调整振荡电路的常数，使流过石英晶体单元的电流变小。降低 Cg 或 Cd 可使激励功率变小，但振荡电路的负载电容也将随之而变。最简单的方法是增大 Rd，但损失将随之增大、负阻抗将变小。
备注：1、有源晶振不存在频率匹配、振荡裕度、激励功率这3个问题，因为有源晶振的晶体振荡单元和IC已经集成固定了，所以这3个参数是固定的；
2、一般产品的无源晶振电路并不会做以上3个方面的评估，若要评估，需送至晶振供应商的晶振实验室进行评估，因为一 般的测量仪器会测试不准。
3、石英晶体振荡器（有源晶振）电路的噪声来源及其对策
3.1、一般情况下，石英振荡器及其周围电路的噪声来自以下三大类，如下图所示：
1、来自电源的噪声
2、来自输出线路的噪声
3、来自石英晶体振荡器的噪声
1~3所示的噪音释放量与流过的电流量和电流的环路的大小成正比。电流量越大，或者电流环路越大，噪音的释放量越多。
石英晶体振荡器及其周围电路在流过的电流量与电流环路大小方面一般存在着以下关系：
电流量： 电源线 = 石英晶体振荡器 ＞ 输出线路
电流环路的大小：输出线路 ＞ 电源线 ＞ 石英晶体振荡器
从上述关系来看，在石英晶体振荡器及其周围电路所产生的噪音中，输出线路所产生的最多，其次是电源线，而石英晶体振荡器本身所释放的噪音量和这两种噪音相比极小。
3.2、降低噪音的3种基本方法：
1、设置稳定的电源线和接地线（最好有单独的电源层和接地层）
2、对电源噪声进行过滤（配置0.01uF~0.1uF的旁路电容，其PCB布线参考5.4小节内容）
3、在基板上配置稳定的输出路线（进行匹配，有源端串联匹配和终端并联匹配两种。一般而言，晶振输出的线路非常短， 没有进行匹配的必要）
4、晶体振荡单元（无源晶振）的布线规则
4.1、振荡电路（振荡单元、振荡电容）应配置在振荡IC附近；
4.2、晶振电路下面的各层都需要铺地，不能放置器件和走线，尤其是高频信号线路；
4.3、晶振电路做包地处理时需要打大量地孔，否则包地无意义；
4.4、四脚晶振，建议晶振走线从内部走，减小晶振的环路，如下图所示。
5、石英晶体振荡器（有源晶振）的布线规则
5.1、振荡电路（振荡单元、振荡电容）应配置在振荡IC附近；
5.2、晶振电路下面的各层都需要铺地，不能放置器件和走线，尤其是高频信号线路；
5.3、晶振电路做包地处理时需要打大量地孔，否则包地无意义；
5.4、电源先经过旁路电容，然后再进入晶振，如下图所示（高频噪声通常直线前进）。
标签：电容,石英,知识,振荡,晶振,电路,布线,单元 来源： https://blog.csdn.net/qq_38621193/article/details/100862395