1、以同步FIFO为例，利用Gvim进行RTL coding。
2、利用Spyglass对RTL代码进行Lint/CDC check。
3、利用VCS和Verdi进行仿真和Debug。
4、利用DC对RTL进行逻辑综合，生成Netlist。
5、利用Formality对Netlist做一致性检查。
6、利用Primetime 对设计进行STA。
标签：EDA,Synospys,Outline,Netlist,RTL,coding,利用,Primetime,进行
来源： https://www.cnblogs.com/Icer-xwb/p/15428866.html