首页 > 其他分享> > 34 同步时序电路的设计方法2 34 同步时序电路的设计方法2 2021-10-06 14:05:06 作者:互联网 两个点之间的连接,一个作为我的译码,一个作为置数,之间的有效循坏中包含的个数就是我们的进制。 上升沿触发了进位 而加反向器可以使高位片变成下降沿触发,即低位片由九回到零时才触发高位片计数,解决计数逢九加十的异常 因为数到9进位就给1了,所以会变成19 异步,所以需要一个暂态29来过渡,所以29的时候复位计数状态为0-28 标签:触发,同步,高位,所以,29,34,计数,时序电路,进位 来源: https://www.cnblogs.com/dengziqi/p/15371143.html