标签：标准单元 tap cells well cell VDD 放置
well tap cell是为了防止CMOS设计中的闩锁效应
well tap cell的N井连接VDD P衬底连接VSS,没有逻辑功能,是physical only cells之一;
structure
用处
在早期没有well tap cell的时候,每个标准单元都要一个N井连VDD,P衬底连VSS(接地),但是这种结构很耗费面积,之后一种Tapless cell应运而生,也就是在标准单元上没有well taping;
而为啥之前N井要接 power_supply 而P_sub要接ground 就是为了避免latch_up;
放置
well tap cell的放置一般是在macro placement和 power rail 创建之后,也就是在正式布局之前;
well tap cell 是以规则的间距在每一排中都放置的;tap cell之间的最大距离必须符合特定库的DRC 规则;
如图所示 tap cell一般是交替行放置的,也叫做checkerboard pattern(棋盘模式),可以让tap cell拥有更大的覆盖范围;
标签：标准单元,tap,cells,well,cell,VDD,放置
来源： https://blog.csdn.net/weixin_41464428/article/details/119064362
本站声明：
1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。